Samsung zHBM: Warum HBM bei Hot Chips 2026 neu gedacht wird
Samsung will HBM vom Speicherbaustein zum Systembaustein machen
Bei Hot Chips 2026 hat Samsung eine HBM-Roadmap vorgestellt, die deutlich über das übliche Schema aus mehr Bandbreite und mehr Kapazität hinausgeht. Im Zentrum steht nicht nur der nächste Speicherschritt, sondern eine grundlegende architektonische Verschiebung: Mehr Logik wandert in den Base Die, langfristig soll mit zHBM sogar der klassische Abstand zwischen Prozessor und gestapeltem DRAM verschwinden.
Das ist bemerkenswert, weil HBM bislang vor allem als extrem schneller Speicher für HPC- und KI-Beschleuniger betrachtet wurde. Samsung beschreibt HBM nun stärker als integrierten Verbund aus Speicher und Rechenlogik. Der Base Die wird damit vom unscheinbaren Vermittler zu einem aktiven Designelement, das über Effizienz, Fläche und künftig auch über Systemfunktionen entscheidet.
Der Base Die wird vom Interface zur eigentlichen Stellschraube
Konventionelles HBM teilt die Arbeit zwischen den gestapelten DRAM-Dies und dem Base Die am unteren Ende des Pakets. Traditionell wurde dieser Base Die auf einem DRAM-Knoten gefertigt und diente vor allem als Schnittstelle. Genau an diesem Punkt setzt Samsung an. Mit HBM4 verlagert das Unternehmen den Base Die auf einen 4nm-Logikprozess, während die DRAM-Stacks weiterhin auf einem DRAM-Prozess basieren.
Der unmittelbare Nutzen liegt laut Samsung in geringerem Stromverbrauch und einer kleineren aktiven Fläche. Beides ist im HBM-Umfeld entscheidend. Bandbreite allein reicht in modernen KI-Systemen nicht mehr aus, wenn Packaging, Energieaufnahme und Signalwege zum Flaschenhals werden. Ein Logik-Base-Die kann hier mehr leisten als ein klassischer Interface-Baustein, weil er funktional näher an dem liegt, was sonst auf separaten Logikchips passiert.
Was viele übersehen: Der Schritt auf 4nm ist nicht nur ein Fertigungsdetail. Er signalisiert, dass der Speicherunterbau selbst zu einer Plattform für zusätzliche Funktionen wird. Der Base Die ist damit nicht länger bloß die unterste Schicht des Stapels, sondern der Ort, an dem HBM strategisch neu definiert wird.
HBM4 ist der konkrete Startpunkt, nicht nur ein Zwischenschritt
Samsung positioniert HBM4 als erste greifbare Etappe dieser Entwicklung. Der Wechsel auf einen 4nm-Logik-Base-Die bildet den praktischen Ausgangspunkt der dreiphasigen Roadmap. Damit reagiert das Unternehmen auf ein Problem, das in Rechenzentren seit Jahren sichtbarer wird: Die Memory Wall. Immer leistungsfähigere XPUs stoßen auf Grenzen bei Speicherzugriff, Latenz, Packaging und Energieeffizienz.
HBM war bereits die Antwort auf einen Teil dieses Problems, weil gestapelter Speicher hohe Bandbreiten bei kurzer Distanz ermöglicht. Doch auch dieses Modell kommt unter Druck, sobald Beschleuniger weiter skalieren. Genau deshalb verschiebt Samsung die Diskussion von "mehr Speicher" zu "besser integrierter Speicherlogik".
In dieser Lesart ist HBM4 mehr als die nächste Generation. Es ist die erste Stufe eines Umbaus, bei dem Speicher nicht mehr separat gedacht wird, sondern als aktiver Teil des Rechenpfads. Das verändert nicht nur das Packaging, sondern langfristig auch die Aufgabenverteilung zwischen Speicher und Prozessor.
Die Drei-Phasen-Roadmap: mehr Logik, weniger Distanz
Samsung beschreibt eine Entwicklung in drei Schritten. Zunächst wird der Base Die leistungsfähiger, weil er auf einem Logikprozess gefertigt wird. Danach sollen schrittweise mehr Funktionen in diesen Base Die verlagert werden. Erst am Ende steht zHBM als Zielarchitektur, bei der der Prozessor direkt unter dem DRAM-Stack sitzt und die konventionelle 2.5D-Verbindung entfällt.
Genau hier liegt der eigentliche strategische Bruch. Heute verbindet 2.5D-Packaging Speicher und Recheneinheit über einen Interposer. Das hat HBM überhaupt erst massentauglich für Hochleistungsbeschleuniger gemacht. Samsung stellt dieses Grundprinzip nun zur Disposition. zHBM zielt darauf, den physischen Abstand weiter zu reduzieren und den Verbund aus Compute und Speicher enger zusammenzuführen.
Der Name processor-on-memory ist dabei keine bloße Zuspitzung. Er beschreibt, wie nah Speicher und Rechenlogik künftig zusammenrücken sollen. Für KI- und HPC-Systeme ist das attraktiv, weil Datenbewegung heute oft mehr Energie kostet als die eigentliche Berechnung. Je weniger Strecke zwischen XPU und Speicher liegt, desto größer ist das Potenzial für Effizienz und Bandbreite.
Warum das für KI-Beschleuniger so relevant ist
Die Roadmap trifft einen empfindlichen Punkt des aktuellen Marktes. Moderne KI-Beschleuniger wachsen nicht mehr nur über reine Rechenleistung, sondern über Speicheranbindung, thermische Grenzen und Packaging-Komplexität. HBM ist dort längst kein optionales Premium-Merkmal mehr, sondern ein zentrales Bauteil.
Wenn Samsung nun mehr Logik in den Base Die verlagert, dann geht es auch um Systemarchitektur. Ein intelligenterer Base Die kann Aufgaben übernehmen, die bislang außerhalb des Speichers lagen oder aufwendig über externe Pfade abgewickelt werden mussten. Das eröffnet neue Freiheitsgrade beim Entwurf von Beschleunigern, vor allem dort, wo Fläche, Leistungsaufnahme und Signalführung eng begrenzt sind.
Hier zeigt sich auch, warum in diesem Umfeld so viel über Co-Design gesprochen wird. Speicher, Logikprozess und Advanced Packaging lassen sich nicht mehr sauber trennen. Wer HBM weiterentwickelt, entwickelt automatisch einen Teil des gesamten Rechensystems mit. Samsung argumentiert also nicht nur aus Sicht eines Speicherherstellers, sondern aus Sicht eines künftigen Plattformlieferanten für eng gekoppelte Compute-Speicher-Designs.
zHBM bleibt Vision mit klarer technischer Stoßrichtung
Noch ist zHBM vor allem ein Zielbild. Samsung hat aber klar gemacht, in welche Richtung die Entwicklung gehen soll: weg von HBM als angebundenem Speicherpaket, hin zu einer Form von 3D-Integration, bei der DRAM direkt über dem Prozessor sitzt. Das würde den Aufbau heutiger Beschleuniger spürbar verändern.
Natürlich ist das kein kleiner Evolutionsschritt. Wer den Interposer perspektivisch ersetzen oder dessen Rolle stark reduzieren will, greift tief in bestehende Fertigungs-, Packaging- und Validierungsmodelle ein. Auch deshalb ist die Roadmap in Phasen aufgebaut. Der Umbau beginnt dort, wo er heute schon wirtschaftlich und technisch greifbar ist: beim Base Die.
Das ist die eigentliche Stärke der Ankündigung. Samsung verkauft keine ferne Zukunftsvision ohne Zwischenstationen, sondern verknüpft das langfristige zHBM-Ziel mit einem realen Startpunkt in HBM4 und HBM4E. Genau dadurch gewinnt die Roadmap Gewicht.
Der größere Trend: Speicher wird zur Recheninfrastruktur
Hot Chips 2026 zeigt damit vor allem eines: Im KI-Zeitalter verschiebt sich die Rolle des Speichers grundlegend. HBM ist nicht mehr nur schneller DRAM in besonders teurer Verpackung. Es wird zum Ort, an dem sich zentrale Systemfragen entscheiden: Energieeffizienz, Bandbreite, Fläche und die Nähe zwischen Daten und Berechnung.
Samsung nutzt diese Verschiebung, um den Base Die neu zu definieren und zHBM als Endpunkt einer engeren Compute-Memory-Integration zu positionieren. Ob und wann diese letzte Stufe breite Relevanz erreicht, bleibt offen. Klar ist aber schon jetzt: Die Architekturdebatte bei KI-Beschleunigern verlagert sich zunehmend unter den Speicherstapel. Und genau dort will Samsung künftig mitentscheiden.